美國賽靈思公司推出一項針對未來高性能可編程解決方案的FPGA平臺計劃,為嵌入式系統(tǒng)提供高度靈活、可加快上市時間的解決方案。它的特點為：具有集成廣泛的硬件和軟件IP的能力,是適于多種應用的單一平臺,可保證硬件和固件的升級能力。FPGA平臺的模塊結構如圖所示。FPGA平臺計劃的首次實施將基于Xilinx VIRTEX-Ⅱ結構,預計在2000年底推出。 
 ---- Empower!處理器解決方案集成了硬件和軟件/固件開發(fā)過程,將最終嵌入技術封裝在FPGA平臺器件中。賽靈思與IBM合作致力在Virtex-Ⅱ FPGA中嵌入IBM PowerPC硬處理器核心,最初的產(chǎn)品將采用PowerPC 405核心,頻率300MHz,性能達420MIPS。同時,嵌入的軟處理器核心和高性能外部接口使設計者可以實現(xiàn)廣泛的客戶化方案,包括與多種處理器的接口。賽靈思通過與Mentor Graphics、Synopsys及Wind River Systems等公司合作,正在開發(fā)一個高生產(chǎn)率的嵌入式設計環(huán)境。 
---- 賽靈思在Virtex-Ⅱ結構中兩個關鍵性創(chuàng)新使FPGA平臺計劃實施成為可能：IP植入與主動互連（Active Interconnect）技術。這些技術代表了可編程邏輯技術的革命性一步。高性能IP核心可像硬件功能一樣嵌入到FPGA結構中,或編程到邏輯和存儲器車列中。IP植入技術使硬件核心可以分布到FPGA平臺構造中的任意位置,同時還可保證與周圍陣列的高度連接性。主動互連技術提供的主動驅(qū)動線路通道可保證硬件和軟件IP核心達到可預測的、與它們在FPGA陣列中位置無關的極高性能速度。 
---- FPGA平臺計劃的主要技術包括Empower!處理器解決方案,XilinxDSP寬帶解決方案,以及SystemIO接口。
---- SystemIO接口使FPGA平臺與其它系統(tǒng)部件達到盡可能快的通信速度。完全可編程I/O提供高度的靈活性。嵌入了3.125Gb/s的串行收發(fā)器。SystemIO接口為橋接各種新的接口標準提供了靈活的解決方案,包括RapidIO等多種并行接口,與多種并行總線標準兼容,以及支持多種先進的存儲器、時鐘標準。RocketIO千兆串行接口為FPGA平臺用于網(wǎng)絡和通信系統(tǒng)提供了極高的帶寬。 
---- FPGA與嵌入式處理器、DSP功能和千兆I/O的結合使系統(tǒng)開發(fā)者可以用FPGA實現(xiàn)以前只能用ASIC才能達到的高集成度,同時卻幾乎沒有承擔NRE（不可回收工程成本）的風險。 

---- XtremeDSP解決方案將可支持超過6000億MAC/秒的速度,其靈活的結構和并行處理使數(shù)據(jù)處理能力達到最大。Virtex-Ⅱ結構中包括了實現(xiàn)FIR濾波所需的分布式寄存器和RAM,用于數(shù)據(jù)緩沖的嵌入雙口RAM,以及嵌入18×18乘法器。賽靈思與The MathWorks公司合作,開發(fā)了滿足DSP開發(fā)中進行協(xié)作設計的設計環(huán)境。