支持 CFP4 光模塊集成對(duì)于提供下一代 400GbE 線速至關(guān)重要。使用Virtex? UltraScale? 實(shí)現(xiàn)下一代設(shè)計(jì)，使用 1 對(duì) 1 器件遷移將性能提升一倍

解決方案概述與優(yōu)勢(shì)

● 4 個(gè) 100G 硬化以太網(wǎng) MAC 和 4 個(gè)100G Interlaken 核可加速設(shè)計(jì)實(shí)現(xiàn)、降低延時(shí)、減少功耗，并釋放資源用于其它功能，如包處理等

● 海量 28G 收發(fā)器，實(shí)現(xiàn) CFP4 模塊集成和更高端口密度

● 增強(qiáng)型時(shí)鐘和布線性能，可在單芯片上實(shí)現(xiàn) 400G 吞吐

● 20nm 工藝技術(shù)和大規(guī)模架構(gòu)增強(qiáng)，可降低功耗 25%

UltraScale 架構(gòu)優(yōu)勢(shì)

● 海量 I/O 帶寬

   ● 16 個(gè) 25G 收發(fā)器 (CAUI4)

   ● 20 個(gè) 25G 收發(fā)器 (ILKN)

● 海量數(shù)據(jù)流與布線

   ● >400 Gbps

● 功耗管理

   ● 集成的 Interlaken 模塊更節(jié)能

   ● 28G 收發(fā)器提供更低的每比特功耗 (pJ/bit)

   ● 更精密的時(shí)鐘門控

隨著數(shù)據(jù)中心內(nèi)部光學(xué)收發(fā)器模塊的傳輸速度提高到前所未有的高度，數(shù)據(jù)中心內(nèi)每個(gè)機(jī)架的溫度也在不斷大幅上升。機(jī)架中有多個(gè)這種發(fā)熱的高速模塊堆疊在一起，加之有多個(gè)機(jī)架并排擺放，這樣，溫度倍增。溫度的急劇上升可能會(huì)導(dǎo)致超過芯片的熱限制，從而造成災(zāi)難性的芯片故障，繼而對(duì)整個(gè)數(shù)據(jù)中心系統(tǒng)產(chǎn)生不利影響。因此，工程師在設(shè)計(jì)光學(xué)收發(fā)器模塊時(shí)必須考慮到熱屬性。設(shè)計(jì)人員必須要將注意力集中在熱源上，并嘗試用模塊級(jí)甚至機(jī)架級(jí)的高效冷卻方法對(duì)熱源加以控制。

工程師在測(cè)試光學(xué)模塊的熱屬性時(shí)通常有兩種選擇。他們可以使用復(fù)雜的網(wǎng)絡(luò)數(shù)據(jù)生成器來創(chuàng)建高速（10-Gbps）鏈路，然后對(duì)光學(xué)模塊的熱屬性進(jìn)行測(cè)試；或者充分利用具有可調(diào)預(yù)設(shè)電壓和電流的“熱等效”模塊，這樣無需使用真正的高速數(shù)據(jù)即可仿真模擬熱學(xué)條件并評(píng)估熱屬性。

這兩種方案都不夠理想。第一種方案需要專業(yè)的高速網(wǎng)絡(luò)數(shù)據(jù)生成器，因此操作起來成本很高；而第二種方法又太抽象。熱等效模塊無法完全反映物理交換行為所引起的溫度變化。

不過，最近我的團(tuán)隊(duì)在愛爾蘭阿爾卡特朗訊貝爾實(shí)驗(yàn)室通過使用賽靈思Zynq?-7000全可編程SoC 平臺(tái)和賽靈思IP核完成光學(xué)模塊的熱屬性測(cè)試工作，從根本上簡(jiǎn)化了這一過程。我們來仔細(xì)了解一下如何成功簡(jiǎn)化測(cè)試。

預(yù)設(shè)計(jì)分析

這種熱測(cè)試的基本要求是不斷用10Gbps數(shù)據(jù)激發(fā)XFP光收發(fā)器，同時(shí)使用IR攝相頭跟蹤和描述溫度變化特性。

我選擇賽靈思ZC706評(píng)估板作為開發(fā)主機(jī)，因?yàn)橹髌骷碯ynq-7000 SoC XC7Z045（速度等級(jí)-2）上的GTX收發(fā)器可以輕松達(dá)到10Gbps的單線數(shù)據(jù)傳輸速率。Zynq SoC器件包含一個(gè)采用ARM?內(nèi)核的處理系統(tǒng)（PS）和一個(gè)Kintex?-7

FPGA可編程邏輯（PL）架構(gòu)。首先， PL晶片上的資源足以處理10Gbps雙工數(shù)據(jù)傳輸。然后，我們可在日后需要的時(shí)候使用PS生成特定用戶數(shù)據(jù)模式。

我們的熱學(xué)團(tuán)隊(duì)將一塊Finisar XFP評(píng)估板用作光學(xué)收發(fā)器的外殼。該FDB-1022評(píng)估板可作為功能強(qiáng)大的評(píng)估主板，能夠很好地評(píng)估最先進(jìn)的10Gbps XFP光學(xué)收發(fā)器。SMA連接器可用于差分?jǐn)?shù)據(jù)輸入和輸出。該評(píng)估板經(jīng)配置后可直接通過SMA連接器連接1/64時(shí)鐘（即，156.25 MHz = 10 GHz/64），進(jìn)而為模塊提供時(shí)鐘。

系統(tǒng)設(shè)計(jì)

在進(jìn)行FPGA開發(fā)工作的七年時(shí)間里， 我發(fā)現(xiàn)盡可能多地使用賽靈思內(nèi)核可以顯著縮短設(shè)計(jì)周期。在本設(shè)計(jì)中，我采取了相同的策略，并從集成式誤碼率測(cè)試器（IBERT）內(nèi)核開始著手。您可利用該內(nèi)核進(jìn)行數(shù)據(jù)模式的生成和驗(yàn)證，從而評(píng)估Zynq SoC上的GTX收發(fā)器。然后，為了對(duì)設(shè)計(jì)正確布線，我創(chuàng)建了一個(gè)基于混合模式時(shí)鐘管理器（MMCM）內(nèi)核的相位對(duì)齊時(shí)鐘分布單元，可同時(shí)對(duì)FPGA架構(gòu)上的GTX收發(fā)器和XFP評(píng)估板上的光學(xué)收發(fā)器提供時(shí)鐘。圖1為系統(tǒng)方框圖。