Algotronix采取了不同尋常的措施，即為所有許可的內(nèi)核提供HDL源碼。這樣做的主要動機是支持客戶檢查，以便確保代碼不含病毒或特洛伊木馬代碼，而且不會強制進入非授權(quán)狀態(tài)或操作。有了源碼，就能降低客戶安全審核的成本和復(fù)雜性。此外，源碼可加速設(shè)計進程，因為工程師能夠方便地嘗試使用諸如加密、解密或加密/解密等不同配置參數(shù)和密鑰長度，并了解其各自仿真內(nèi)核中的信號狀態(tài)。

數(shù)據(jù)中心內(nèi)部通信可根據(jù)需要進行組織來分隔選定的機架，進而提供虛擬隔離區(qū)。這種功能可保護數(shù)據(jù)完整性，并應(yīng)對數(shù)據(jù)中心和云應(yīng)用中的隔離問題。無論是意外錯誤連接還是惡意行為（見圖4），MACsec系統(tǒng)都能檢測到未經(jīng)認(rèn)證的數(shù)據(jù)包，系統(tǒng)管理員可通過設(shè)置策略將其隔離或刪除。

圖3 – MACsec幀結(jié)構(gòu)包括MAC安全標(biāo)簽（SecTAG）字段，其可定義EtherType，并標(biāo)明數(shù)據(jù)包是否加密。

圖4 – MACsec將拒絕通過錯誤連接抵達的數(shù)據(jù)包，無論是因為意外情況造成還是惡意行為導(dǎo)致。

所有數(shù)據(jù)加密和解密都在端口級進行。除了附加的MACsec報頭和較少的額外時延，打開端口級加密不會增加開支，也不會對性能造成其它影響。

通過采用符合IEEE 802.1AE要求的加密Ethernet Lecel 2方案，設(shè)備廠商現(xiàn)在能用這些內(nèi)核推動其系統(tǒng)特色化?；谠频挠脩艨赡芘c其他用戶相互之間不信任，但他們現(xiàn)在設(shè)備制造商則能選擇可用的IP核來滿足1Gb和10 Gb以太網(wǎng)吞吐量的需求。

能夠從MACsec提供的數(shù)據(jù)機密大獲裨益，并且數(shù)據(jù)源認(rèn)證功能可進一步保護他們的數(shù)據(jù)。

您可對內(nèi)核進行配置，通過實現(xiàn)較寬的數(shù)據(jù)路徑來提高吞吐量，或通過選擇較窄的數(shù)據(jù)寬度來最大程度地減小FPGA封裝尺寸。擁有源碼還有其它更多優(yōu)勢，包括更便于了解內(nèi)核工作情況；也讓文檔記錄和歸檔變得更快捷方便。

此外，還配套提供了廣泛的驗證測試平臺，可幫助客戶在ModelSim等工具中確認(rèn)操作是否正確。測試平臺包括MACsec的行為模型和MACsec IP核的自檢版本，能針對行為模型檢查可綜合硬件的輸出。這種自檢設(shè)計可在用戶仿真中實現(xiàn)實例化，便于測試實際用戶設(shè)計環(huán)境下的內(nèi)核表現(xiàn)，并在錯誤驅(qū)動的情況下提供有用的診斷信息。

內(nèi)核可提供許多選項，因此精確的資源數(shù)量將取決于您如何選擇參數(shù)，如數(shù)據(jù)速率、密鑰長度和所選SecY數(shù)量以及其它。然而，賽靈思網(wǎng)站IP部分列出的10G MACsec內(nèi)核采用6,638個slice、20,916個LUT和53個BRAM塊。如需獲取許可證選項，敬請聯(lián)系A(chǔ)lgotronix。

賽靈思低功耗 FPGA與Algotronix MACsec內(nèi)核的完美結(jié)合為設(shè)備制造商實現(xiàn)產(chǎn)品差異化提供了高性能、低時延的解決方案。安全特性使得數(shù)據(jù)中心能夠確保其客戶機密，同時還可幫助安全管理員檢測并打擊惡意行為。