最新文章
賽靈思FPGA的設(shè)計(jì)解決方案帶來板載DDC功能
高性能GSPS ADC為基于賽靈思FPGA的設(shè)計(jì)解決方案帶來板載DDC功能
寬帶每秒數(shù)千兆個(gè)樣本 (GSPS) 模數(shù)轉(zhuǎn)換器 (ADC) 為高速采集系統(tǒng)帶來眾多性能優(yōu)勢(shì)。這些ADC在高采樣率和輸入帶寬下提供較寬的可見頻譜。然而，有些情況需要寬帶前端，有些則要求能夠?yàn)V波并調(diào)諧為較窄的頻帶。
當(dāng)應(yīng)用只需要較窄帶時(shí)，用ADC采樣、處理和傳送寬帶頻譜本身就低效，而且還耗能。當(dāng)數(shù)據(jù)鏈路占用賽靈思FPGA中的大量高速收發(fā)器，只為在后續(xù)處理中對(duì)寬帶數(shù)據(jù)進(jìn)行抽取和濾波時(shí)，就會(huì)產(chǎn)生不必要的系統(tǒng)負(fù)擔(dān)。賽靈思FPGA收發(fā)器資源可以得到更好的分配，以接收所需的低帶寬并疏導(dǎo)來自多個(gè)ADC的數(shù)據(jù)?？稍贔PGA的多相濾波器組信道器中針對(duì)頻分復(fù)用 (FDM) 應(yīng)用進(jìn)行額外濾波。
高性能GSPS ADC現(xiàn)將數(shù)字下變頻 (DDC) 功能在信號(hào)鏈中進(jìn)一步提升，以使其位于基于賽靈思FPGA的設(shè)計(jì)解決方案的ADC之中。該方案為高速系統(tǒng)架構(gòu)師提供了多種新的設(shè)計(jì)選擇。然而，由于該功能對(duì)ADC來說相對(duì)比較陌生，因此工程師可能就DDC模塊在GSPS ADC中的運(yùn)行存在一些設(shè)計(jì)相關(guān)問題。讓我們理清一些最常見的問題，以便設(shè)計(jì)人員能夠更有信心地使用這種新技術(shù)。
為了充分獲得DDC的性能優(yōu)勢(shì)，設(shè)計(jì)中還要包含濾波器-混頻器組件以作為抽取的補(bǔ)充。
什么是抽取?
最簡(jiǎn)單的定義，抽取就是只觀察ADC輸出樣本中具有周期性的子部分，而忽略其他部分。結(jié)果就是通過下采樣來有效降低ADC采樣率。例如，ADC的M抽取模式只輸出第M批樣本中的第一個(gè)，舍棄之間的所有其他樣本。對(duì)每個(gè)M的倍數(shù)，重復(fù)該方法。
樣本抽取本身只能有效減小ADC采樣率，并相應(yīng)地作為低通濾波器。如果沒有頻率變換和數(shù)字濾波，抽取只會(huì)在頻域中將基波的諧波以及其他雜散信號(hào)相互疊加。
DDC的作用是什么?
既然抽取本身無法阻止頻帶外信號(hào)的疊加，那么DDC是如何做到的?
為了充分獲得DDC的性能優(yōu)勢(shì)，設(shè)計(jì)必須包含濾波器-混頻器組件作為抽取功能的補(bǔ)充。數(shù)字濾波能從狹義上的頻帶(由抽取比率設(shè)定)中有效消除帶外噪聲。DDC的典型數(shù)字濾波器實(shí)現(xiàn)方案是一個(gè)有限脈沖響應(yīng) (FIR) 濾波器。由于沒有反饋，這種濾波器只與過去的輸入有關(guān)。濾波器的通帶應(yīng)匹配抽取后的轉(zhuǎn)換器有效頻譜。
DDC濾波器應(yīng)該多寬?
DDC的抽取比率通?；谡麛?shù)因數(shù)，即2的冪次方(2, 4, 8, 16等)。不過，抽取比率實(shí)際上可以是基于DDC架構(gòu)的任意比率，包括小數(shù)抽取。對(duì)于小數(shù)抽取的情況，在抽取前通常需要一個(gè)插值計(jì)算模塊來實(shí)現(xiàn)有理分?jǐn)?shù)比率。
理想情況下，數(shù)字濾波器應(yīng)準(zhǔn)確匹配抽取頻率帶寬并濾去頻帶以外的一切干擾。然而，實(shí)際的有效濾波器帶寬無法準(zhǔn)確匹配抽取比率的整個(gè)帶寬。因此，濾波器帶寬將是抽取頻率的一定百分比，例如85%或90%。舉例來說，抽取因數(shù)為8的濾波器的有用帶寬實(shí)際上可能是采樣率除以10或fs/10。DDC濾波級(jí)必須具備較低的通帶紋波和較強(qiáng)的阻帶混疊抑制能力。
頻率是固定的嗎?
下個(gè)問題是DDC濾波器的頻率是固定的，還是能進(jìn)行調(diào)諧并集中于某個(gè)所需的特定頻帶。
我們已經(jīng)討論了DDC的抽取和濾波級(jí)。不過，只有在所需頻率處于從DC開始的濾波器通帶之內(nèi)時(shí)才有意義。如果不是這樣，我們需要采取方法將濾波器調(diào)諧到不同的頻譜部分以觀察有用信號(hào)。可利用數(shù)控振蕩器 (NCO) 在第一個(gè)或第二個(gè)奈奎斯特區(qū)域內(nèi)調(diào)諧窄帶。NCO用來將濾波器頻帶調(diào)諧和混合到寬帶頻譜的不同部分(圖1)。
圖1 – 采用低通濾波器和NCO的頻率變換可在所需頻率下有效實(shí)現(xiàn)帶通濾波器。頻率規(guī)劃能確保不想要的諧波、尖刺和圖像落在頻帶以外。
數(shù)字控制字提供采樣率的小數(shù)分頻器，頻率布置分辨率由數(shù)字控制字中所使用的位數(shù)來設(shè)定， 可實(shí)現(xiàn)對(duì)有用頻帶的混合?？刂谱志邆湎鄳?yīng)的調(diào)諧范圍和分辨率，以便將濾波器放在所需的位置。典型的NCO控制字可能多達(dá)48位分辨率，跨越采樣頻率的兩個(gè)奈奎斯特頻帶，這對(duì)大多數(shù)應(yīng)用來說足夠了。
NCO帶有一個(gè)混頻器。該器件工作方式很像模擬正交混頻器，可將NCO頻率作為本地振蕩器，以執(zhí)行對(duì)真實(shí)、復(fù)雜輸入信號(hào)的下變頻。
濾波器緊跟在頻率變換級(jí)后面。在所需的載波頻帶向下調(diào)諧到DC以后，濾波器就能有效降低采樣率，同時(shí)能有效抑制在調(diào)諧后的有用帶寬周圍由臨近的無用載波產(chǎn)生的混疊現(xiàn)象。
單個(gè)8抽取DDC能夠使賽靈思Artix-7 FPGA系統(tǒng)可支持的ADC數(shù)量提高至四倍。
將輸入信號(hào)通過混頻降至基帶時(shí)，由于過濾了負(fù)像，因而會(huì)出現(xiàn)6 dB的信號(hào)損失。NCO還會(huì)額外產(chǎn)生一個(gè)小的插入損耗。因此，降頻至基帶后的輸入信號(hào)總損耗通常略高于6 dB。NCO允許將輸入頻譜調(diào)諧至DC，這樣便可由后續(xù)的濾波器模塊進(jìn)行有效濾波，以防止混疊。DDC還可能包含獨(dú)立控制的數(shù)字增益級(jí)。增益級(jí)讓系統(tǒng)實(shí)現(xiàn)+6 dB或更高的增益，以在輸出位數(shù)的整個(gè)范圍內(nèi)集中信號(hào)的動(dòng)態(tài)范圍。
處理器間中斷
采用ADC樣本抽取后便無需向信號(hào)鏈下游發(fā)送最終會(huì)被舍棄的無用信息。由于這類數(shù)據(jù)被濾除，因此降低了ADC后端所需的輸出數(shù)據(jù)帶寬。這個(gè)減少量被I/Q輸出數(shù)據(jù)量的增加所抵消。例如，具有I和Q數(shù)據(jù)的16抽取濾波器會(huì)使寬帶輸出數(shù)據(jù)減少8倍。
數(shù)據(jù)速率的最小化能減少ADC的JESD204B輸出通道數(shù)量，進(jìn)而降低系統(tǒng)布局的復(fù)雜性。ADC輸出帶寬的減小有助于設(shè)計(jì)小型化系統(tǒng)，否則這是無法實(shí)現(xiàn)的。例如，受系統(tǒng)功耗和尺寸的限制，電路板只能使用一個(gè)FPGA，對(duì)于這種情況，系統(tǒng)所支持的高速串行收發(fā)器數(shù)量會(huì)在不使用DDC時(shí)限制ADC的數(shù)量。
當(dāng)系統(tǒng)內(nèi)只能觀察到很窄的帶寬時(shí)，ADC內(nèi)的抽取有助于消除這種局限性。使用單個(gè)8抽取DDC可將ADC的輸出帶寬減少至兩個(gè)輸出數(shù)據(jù)通道，以讓賽靈思Artix?-7 FPGA系統(tǒng)支持的ADC數(shù)量提高至四倍。對(duì)于這種情況，我們利用Artix-7 FPGA 中現(xiàn)有的16 GTP 收發(fā)器設(shè)計(jì)出采用DDC的八ADC結(jié)構(gòu)(圖2)。這樣能更高效使用賽靈思FPGA資源，成為一組FDM通道的多通道數(shù)字接收器。
圖2 – 抽取比率為8的DDC能讓賽靈思Artix-7的16 GTP 6.6Gbps收發(fā)器支持八個(gè)ADC，每個(gè)都通過兩條JESD204B通道傳送抽取后的I/Q數(shù)據(jù)，反之只能支持兩個(gè)ADC，每個(gè)通過八條通道輸出完整帶寬。
DDC濾波器是否影響SNR和SFDR?
下一個(gè)需要研究的問題是當(dāng)DDC濾波器打開和關(guān)閉時(shí)，信噪比 (SNR) 和無雜散動(dòng)態(tài)范圍 (SFDR) 這兩個(gè)模擬性能如何變化。
由于轉(zhuǎn)換器的寬帶噪聲被濾除而且只能觀察到較窄的頻譜，我們應(yīng)該看到信號(hào)功率與觀察到的噪聲之比更高。ADC的動(dòng)態(tài)范圍在濾波器的通帶內(nèi)應(yīng)該更好。對(duì)寬帶頻譜進(jìn)行抽取和濾波的固有優(yōu)勢(shì)在于利用DDC改進(jìn)SNR。
DDC實(shí)現(xiàn)的數(shù)字濾波用來濾除較窄帶以外的噪聲。ADC的SNR計(jì)算必須包含一個(gè)考慮被濾除噪聲處理增益的濾波校正因子。使用完美數(shù)字濾波器，帶寬每減小的2的冪次方，被濾除噪聲引起的處理增益將會(huì)增加+3 dB：
理想SNR(具有處理增益)=6.02*N + 1.76 dB + 10log10(fs/(2*BW))
使用DDC的一個(gè)明顯優(yōu)勢(shì)是能夠使基波信號(hào)的諧波落在所需頻帶的外面。通過適當(dāng)?shù)念l率規(guī)劃，數(shù)字濾波可以防止諧波在窄DDC帶寬內(nèi)看到，從而提高系統(tǒng)的SFDR性能。
在只需要窄帶的系統(tǒng)中，DDC通過濾掉寬帶噪聲來提供ADC處理增益。這樣能提高有用帶寬內(nèi)的信噪比。另一個(gè)優(yōu)勢(shì)是，通過合理的頻率規(guī)劃，通常占主導(dǎo)的第二和第三次諧波會(huì)落到調(diào)諧后的有用帶寬之外并被數(shù)字濾除。這能提高系統(tǒng)的SFDR。
采樣定理指出諧波或其他高階系統(tǒng)尖刺可能回折到每個(gè)奈奎斯特頻帶末尾的周圍。這對(duì)于DDC同樣適用，其第二或第三次無用諧波有可能回折到通帶內(nèi)并降低SFDR。因此，為了研究這類采樣問題，應(yīng)該為DDC通帶濾波器寬度和NCO調(diào)諧位置實(shí)施系統(tǒng)頻率規(guī)劃。
是否需要外部濾波器?
使用內(nèi)部DDC的系統(tǒng)ADC也可以使用附加的模擬濾波器，就像沒有DDC濾波時(shí)那樣。對(duì)于寬帶系統(tǒng)，DDC能夠緩和ADC前端的濾波要求。
DDC中的數(shù)字濾波能分擔(dān)一些工作，否則就要在前端放置嚴(yán)格的防止混疊模擬濾波器。不過，寬頻帶前端能實(shí)現(xiàn)多種用途，可讓DDC同時(shí)觀察多個(gè)頻帶，或者利用NCO掃描有用的頻帶以找到變化的輸入信號(hào)。
ADC能否提供多個(gè)DDC?
工程師考慮用FPGA實(shí)現(xiàn)內(nèi)部數(shù)字下變頻時(shí)提出的最后一個(gè)問題是，ADC是否只提供一個(gè)DDC。答案是否定的;事實(shí)上可以觀察到多個(gè)頻帶。
就ADC中的多個(gè)DDC而言，每個(gè)都有自己的NCO，用來通過調(diào)諧將頻帶在奈奎斯特區(qū)域中分開。這種方法能同時(shí)觀察多個(gè)頻帶，并減小系統(tǒng)FPGA收發(fā)器和抽取模塊負(fù)荷，以將它們分配給其他處理活動(dòng)，例如針對(duì)FDM系統(tǒng)將多個(gè)ADC實(shí)現(xiàn)信道化。
高速ADC現(xiàn)已具備足夠的處理能力將DDC功能帶入信號(hào)鏈。如果系統(tǒng)不需要使用寬頻帶奈奎斯特率ADC的完整帶寬，則可通過DDC濾除不想要的數(shù)據(jù)和噪聲。這樣能改善信號(hào)采集的SNR和SFDR。較低的帶寬能降低FPGA收發(fā)器(例如Artix-7)的數(shù)據(jù)接口負(fù)擔(dān)，并有助于設(shè)計(jì)更復(fù)雜的信號(hào)采集系統(tǒng)。
===========================================
深圳市毅創(chuàng)騰電子科技有限公司
電話:(86)-755-83210909 83616256 83210801 83213361
企業(yè)QQ: 2355507165 / 2355507163
===========================================
毅創(chuàng)騰電子科技有限公司是一家大型、專業(yè)的XILINX（賽靈思）、ALTERA（阿特拉）、FREESCALE（飛思卡爾）、ADI嵌入式FPGA、CPLD、微控制器等集成電路銷售與服務(wù)的授權(quán)分銷商。也是亞太地區(qū)最大規(guī)模的原裝XILINX、ALTERA、FREESCALE產(chǎn)品供應(yīng)商之一。
分銷商，原裝熱賣中，ALTERA XILINX專線：0755-83210909專業(yè)銷售嵌入式FPGA現(xiàn)場(chǎng)可編程器件，主要以XILINX，ALTERA為核心的專業(yè)分銷商。
===========================================
